PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-076668

(43)Date of publication of application: 14.03.2003

(51)Int.Cl.

G06F 15/16 G06F 9/30

G06F 9/38

(21)Application number: 2001-263804

(71)Applicant: NEC CORP

(22)Date of filing:

31.08.2001

(72)Inventor: FURUTA KOUICHIROU


FUJII TARO

MOTOMURA MASATO

(54) ARRAY-TYPE PROCESSOR, AND DATA PROCESSING SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the efficiency of an array-type processor for controlling small-scale operations individually performed by a plurality of processor elements, and the connection relationship of the plurality of processor elements to each other in a corresponding manner to the object code. SOLUTION: By forming a plurality of kinds of computing elements 115 and 116 in which the bit number of the operation is different from each other for each of the plurality of processor elements 104, a series of processing data externally input with various bit numbers are divided into the majority bit and the minority bit, and processed parallel for every processor element 104 by the computing elements 115 and 116.



LEGAL STATUS

[Date of request for examination]

12.08.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公閱番号 特開2003-76668 (P2003-76668A)

(43)公開日 平成15年3月14日(2003.3.14)

(51) Int.Cl. ⁷	識別記号	F I	テーマコート*(参考)
G06F 15/16	610	G06F 15/16	610G 5B013
9/30	370	9/30	370 5B033
9/38	370	9/38	370B 5B045

審査請求 未請求 請求項の数16 OL (全 16 頁)

(21)出願番号	特顯2001-263804(P2001-263804)	(71)出顧人	000004237 日本電気株式会社
(22)出顧日	平成13年8月31日(2001.8.31)		東京都港区芝五丁目7番1号
		(72)発明者	古田 浩一朗 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(72)発明者	藤井 太郎 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(74)代理人	100088328 弁理士 金田 暢之 (外2名)


最終頁に続く

(54) 【発明の名称】 アレイ型プロセッサ、データ処理システム

(57)【要約】

【課題】 複数のプロセッサエレメントが個々に実行する小規模な演算処理と、複数のプロセッサエレメントの相互の接続関係とを、オブジェクトコードに対応して制御するアレイ型プロセッサの効率を向上させる。

【解決手段】 複数のプロセッサエレメント104 どと に演算処理のピット数が相互に相違する複数種類の演算器115.116を形成することにより、各種のピット 数で外部入力される一連の処理データを多数ピットと少数ピットとに配分してプロセッサエレメント104 どと に演算器115.116で並列処理する。



【特許請求の範囲】

【請求項1】 一個の状態管理部と並列に複数のブロセ ッサエレメントがスイッチエレメントとともにマトリク ス状に配列されており、これら複数のブロセッサエレメ ントどとにインストラクションメモリとインストラクシ ョンデコーダと演算器とが形成されており、前記状態管 理部が外部供給されるオブジェクトコードに対応して前 記プロセッサエレメントでとにインストラクションボイ ンタを発生し、このインストラクションポインタで前記 モリに格納されている複数の命令コードから一つが指定 され、この指定された命令コードが前記インストラクシ ョンデコーダでデコードされて前記演算器の演算処理が 制御されるとともに前記スイッチエレメントによる複数 の前記プロセッサエレメントの接続関係が制御され、と のように制御された状態で外部入力される一連の処理デ ータが複数の前記プロセッサエレメントで演算処理され るアレイ型プロセッサであって、

1

前記プロセッサエレメントごとに演算処理のビット数が 相互に相違する複数種類の前記演算器が形成されている 20 アレイ型プロセッサ。

【請求項2】 前記プロセッサエレメントごとにmb (m –(bit): "m"は"2"以上の所定の自然数)演算器と n b (n-(bit): "n" は "m" より少数の所定の自然数)演 算器とが形成されており、

複数の前記プロセッサエレメントと並列に一個のデータ 分配部が形成されており、

このデータ分配部が外部入力される一連の処理データを mbデータとnbデータとに分配し、

前記mb演算器が前記mbデータで演算処理を実行し、 前記nb演算器が前記nbデータで演算処理を実行する 請求項1に記載のアレイ型プロセッサ。

【請求項3】 前記mbデータを伝送するmbバスと前 記nbデータを伝送するnbバスとが複数の前記プロセ ッサエレメントとともにマトリクス状に形成されてお り、

前記スイッチエレメントがバスコネクタと入力制御回路 と出力制御回路とを具備しており、

前記バスコネクタが連通する複数の前記mbバスの相互

前記入力制御回路が少なくとも前記皿bバスから前記皿 b演算器へのデータ入力の接続関係と前記n bバスから 前記nb演算器へのデータ入力の接続関係とを制御し、 前記出力制御回路が少なくとも前記m b 演算器から前記 mbバスへのデータ出力の接続関係と前記nb演算器か ら前記n bバスへのデータ出力の接続関係とを制御する 請求項2に記載のアレイ型プロセッサ。

【請求項4】 前記プロセッサエレメントごとにmbレ ジスタファイルとnbレジスタファイルとが形成されて 50 載のアレイ型プロセッサと、

おり、

前記mbレジスタファイルが入力される前記mbデータ を一時保持して出力し、

前記 n b レジスタファイルが入力される前記 n b データ を一時保持して出力する請求項2または3に記載のアレ イ型プロセッサ。

【請求項5】 前記プロセッサエレメントごとに一個の レジスタファイルが形成されており、

このレジスタファイルが入力される前記mbデータを一 プロセッサエレメントごとに前記インストラクションメ 10 時保持して前記mbデータと前記nbデータとの少なく とも一方として出力するとともに入力される前記 n b デ ータを一時保持して前記mbデータと前記nbデータと の少なくとも一方として出力する請求項2または3に記 載のアレイ型プロセッサ。

> 【請求項6】 前記プロセッサエレメントととに内部配 線資源が形成されており、

> この内部配線資源が前記m b 演算器と前記n b 演算器と 前配レジスタファイルとの接続関係を制御する請求項2 ないし4の何れか一項に記載のアレイ型プロセッサ。

【請求項7】 前記プロセッサエレメントごとにDMU (Data ManipulationUnit)が形成されており、

このDMUが少なくとも前記mbデータと前記nbデー タとのデータ操作を実行するマスク回路を具備している 請求項2ないし6の何れか一項に記載のアレイ型ブロセ

【請求項8】 前記nb演算器が前記DMUの一部とし て形成されている請求項7に記載のアレイ型ブロセッ

【請求項9】 前記DMUが少なくとも前記mbデータ 30 をシフト処理するシフト回路を具備している請求項7ま たは8に記載のアレイ型プロセッサ。

【請求項10】 前記DMUが少なくとも前記mbデー タの演算処理に利用される数値データを一時記保持する 数値保持回路を具備している請求項7ないし9の何れか 一項に記載のアレイ型プロセッサ。

【請求項11】 前記DMUが少なくとも前記mbデー タをマスク処理するマスク回路を具備している請求項7 ないし10の何れか一項に記載のアレイ型ブロセッサ。

【請求項12】 前記DMUが前記数値保持回路で一時 の接続関係と連通する複数の前記 n b パスの相互の接続 40 記保持された数値データを利用して少なくとも前記m b データをマスク処理するマスク回路を具備している請求 項10に記載のアレイ型プロセッサ。

> 【請求項13】 前記DMUが少なくとも前記皿bデー タをオア処理するオアゲートを具備している請求項7な いし12の何れか一項に記載のアレイ型ブロセッサ。

> 【請求項14】 "nb"が"1(bit)"からなる請求 項2ないし13の何れか一項に記載のアレイ型プロセッ

【請求項15】 請求項2ないし14の何れか一項に記

3

とのアレイ型プロセッサのオブジェクトコードをソース コードからデータ生成するデータ処理装置と、

とのデータ処理装置に前記ソースコードを供給するコー ド供給手段と、

前記データ処理装置がデータ出力する前記オブジェクト コードを前記アレイ型プロセッサにデータ入力するコー ド転送手段と、

前配アレイ型プロセッサに前配処理データを入力するデ ータ入力手段と、を具備しているデータ処理システム。 載のアレイ型プロセッサと、

複数種類の前記オブジェクトコードが事前にデータ登録 されているコード記憶手段と、

とのコード記憶手段にデータ登録されている複数種類の 前記オブジェクトコードの一つを前記アレイ型ブロセッ サに選択的にデータ入力するコード転送手段と、

前記アレイ型プロセッサに前記処理データを入力するデ ータ入力手段と、を具備しているデータ処理システム。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、各種の演算処理を 実行できるアレイ型プロセッサ、とのアレイ型プロセッ サを一部としたデータ処理システム、に関する。

[0002]

【従来の技術】現在、各種のデータ処理を自在に実行で きるプロセッサユニットとしては、いわゆるCPU(Cen tral Processing Unit) PMPU (Micro Processor Uni t)と呼称される製品が実用化されている。

【0003】このようなプロセッサユニットを利用した た各種のアプリケーションプログラムと各種の処理デー タとがメモリデバイスに格納され、プロセッサユニット はメモリデバイスから命令コードや処理データを順番に データ読出して複数の演算処理を逐次実行する。

【0004】とのため、一個のブロセッサユニットで各 種のデータ処理を実現できるが、そのデータ処理では複 数の演算処理を順番に逐次実行する必要があり、その逐 次処理ごとにプロセッサユニットがメモリデバイスから 命令コードをデータ読出する必要があるので、複雑なデ ータ処理を高速に実行することは困難である。

【0005】一方、実行するデータ処理が一つに限定さ れている場合には、そのデータ処理を実行するように論 理回路をハードウェアで形成すれば、プロセッサユニッ トがメモリデバイスから複数の命令コードを順番にデー タ読出して複数の演算処理を順番に逐次実行するような 必要はない。とのため、複雑なデータ処理を高速に実行 することが可能であるが、当然ながら一つのデータ処理 しか実行することができない。

【0006】つまり、アブリケーションプログラムを切 換自在としたデータ処理システムでは、各種のデータ処 50 る。プロセッサエレメントにはインストラクションメモ

理を実行できるが、ハードウェアの構成が固定されてい るのでデータ処理を高速に実行することが困難である。 一方、ハードウェアからなる論理回路では、データ処理 を高速に実行することが可能であるが、アプリケーショ ンブログラムを変更できないので一つのデータ処理しか 実行できない。

【0007】とのような課題を解決するため、本出願人 はソフトウェアに対応してハードウェアの構成が変化す るプロセッサユニットとしてアレイ型プロセッサを創案 【請求項16】 請求項2ないし14の何れか一項に記 10 し、特願2000-043202号として出願した。こ のアレイ型プロセッサでは、小規模の多数の演算器がマ トリクス状に配列されており、アプリケーションプログ ラムに順番に記述された複数の命令コードに対応して、 多数の演算器の個々の動作と、多数の演算器の相互の接 続関係とが可変される。

> 【0008】 このため、アプリケーションプログラムを 変更することでハードウェアの構成が変化するので、各 種のデータ処理を実行することができ、ハードウェアと して小規模の多数の演算器が簡単な演算処理を並列に実 20 行するので、データ処理を高速に実行することができ る。

[0009]

【発明が解決しようとする課題】上述のようなアレイ型 ブロセッサは、各種のデータ処理を高速に実行できる が、アブリケーションプログラムや処理データの内容に よっては動作に無駄が発生することもある。

【0010】例えば、8ビットで演算処理を各々実行す る多数の演算器をマトリクス状に配列してアレイ型プロ セッサを形成した場合、処理データが8ビットなら最良 データ処理システムでは、複数の命令コードが記述され 30 の効率で演算処理できるが、4 ビットや2 ビットの処理 データでは演算器の処理能力に無駄が発生することにな

> 【0011】 このような課題を解決するためには、1ビ ットで演算処理を各々実行する多数の演算器でアレイ型 プロセッサを形成することが想定できるが、この場合は 処理データが複数ビットの場合に多数の演算器を使用す る必要があるので、大部分の場合で装置全体の処理能力 が低下することになる。

【0012】本発明は上述のような課題に鑑みてなされ 40 たものであり、処理データのビット数が各種に変化して も良好な効率で演算処理を実行できるアレイ型プロセッ サ、このアレイ型プロセッサを一部としたデータ処理シ ステム、を提供することを目的とする。

[0013]

【課題を解決するための手段】本発明のアレイ型ブロセ ッサは、一個の状態管理部と複数のプロセッサエレメン トと複数のスイッチエレメントとを具備しており、一個 の状態管理部と並列に複数のプロセッサエレメントがス イッチエレメントとともにマトリクス状に配列されてい

リとインストラクションデコーダと演算器とが形成され ているが、その演算器はプロセッサエレメントごとに演 算処理のビット数が相互に相違する複数種類が形成され ている。

【0014】状態管理部は外部供給されるオブジェクト コードを保持してプロセッサエレメントごとのインスト ラクションポインタを発生し、とのインストラクション ポインタでプロセッサエレメントでとにインストラクシ ョンメモリに格納されている複数の命令コードから一つ が指定される。この指定された命令コードがインストラ 10 クションデコーダでデコードされ、演算器の演算処理が 制御されるとともにスイッチエレメントによる複数のブ ロセッサエレメントの接続関係が制御され、このように 制御された状態で外部入力される一連の処理データが複 数のブロセッサエレメントで演算処理される。

【0015】とのため、本発明のアレイ型ブロセッサで は、オブジェクトコードに対応してプロセッサエレメン トごとにビット数が相違する複数の演算処理が並列に実 行されるので、例えば、外部入力される一連の処理デー

【0016】また、本発明のアレイ型プロセッサの他の 形態としては、複数のプロセッサエレメントと並列に形 成された一個のデータ分配部が外部入力される一連の処 理データをmbデータとnbデータとに分配し、プロセ ッサエレメントごとにmb演算器とnb演算器とがmb データとnbデータとで演算処理を実行することによ り、外部入力される一連の処理データが多数のmbビッ トと少数のnbビットとに配分されて並列処理される。 【0017】また、mbデータを伝送するmbバスとn 30 bデータを伝送するn bバスとが複数のプロセッサエレ メントとともにマトリクス状に形成されており、スイッ チエレメントがバスコネクタと入力制御回路と出力制御 回路とを具備している。バスコネクタは連通する複数の mbバスの相互の接続関係と連通する複数のnbバスの 相互の接続関係とを制御し、入力制御回路が少なくとも mbバスからmb演算器へのデータ入力の接続関係とn bバスからnb演算器へのデータ入力の接続関係とを制 御する。出力制御回路が少なくともmb演算器からmb パスへのデータ出力の接続関係とnb演算器からnbバ 40 スへのデータ出力の接続関係とを制御することにより、 m/nb演算器によるm/nbデータでの演算処理とと もに、m/nbバスからm/nb演算器へのm/nbデ ータの入力と、m/n b演算器からm/n bバスへのm /nbデータの出力も、オブジェクトブログラムに対応 して制御される。

【0018】また、プロセッサエレメントごとに形成さ れているmbレジスタファイルが入力されるmbデータ を一時保持して出力し、n b レジスタファイルが入力さ れるnbデータを一時保持して出力することにより、ブ 50 を供給する。このデータ処理装置がデータ出力するオブ

ロセッサエレメントごとにm/n b演算器で演算処理さ れるm/nbデータが各々専用のm/nbレジスタファ イルにより無駄なく一時保持される。

【0019】また、プロセッサエレメントととに形成さ れている一個のレジスタファイルが、入力されるmbデ ータを一時保持してmbデータとnbデータとの少なく とも一方として出力するとともに、入力されるnbデー タを一時保持してmbデータとnbデータとの少なくと も一方として出力することにより、一個のレジスタファ イルでmbデータとnbデータとの両方が一時保持され る。

【0020】また、プロセッサエレメントごとに形成さ れている内部配線資源がmb演算器とnb演算器とレジ スタファイルとの接続関係を制御することにより、mb 演算器とnb演算器とレジスタファイルとの接続関係が プロセッサエレメントどとにオブジェクトプログラムに 対応して制御される。

【0021】また、プロセッサエレメントごとに形成さ れているDMUが少なくともmbデータとnbデータと タが多数ビットと少数ビットとに配分されて並列処理さ 20 のデータ操作をマスク回路で実行することにより、ブロ セッサエレメントごとにオブジェクトプログラムに対応 してmbデータがnbデータに変換されるとともにnb データがmbデータに変換される。

> 【0022】なお、ここで云うm/nbデータのデータ 操作とは、mbデータからnbデータを生成すること、 n b データからmb データを生成すること、mb データ から相違するmbデータを生成すること、nbデータか ら相違するnbデータを生成すること、の少なくとも-つを実行することを許容する。

【0023】また、nb演算器がDMUの一部として形 成されていることにより、一個のDMUでm/nbデー タのデータ操作が実行されるとともに内蔵されているn b演算器によるnbデータの演算処理も実行される。

【0024】また、DMUのシフト回路が少なくともm bデータをシフト処理することにより、また、DMUの 数値保持回路が少なくともmbデータの演算処理に利用 される数値データを一時記保持することにより、また、 DMUのマスク回路が少なくともmb データをマスク処 理することにより、また、DMUのオアゲートが少なく ともmbデータをオア処理することにより、少なくとも mbデータでの各種の演算処理がDMUによりmb演算 器とは別個に実行される。

【0025】また、"nb" が "1(bit)" からなるこ とにより、nb演算器により最少ピットでの演算処理が 実行される。

【0026】本発明の第一のデータ処理システムは、本 発明のアレイ型プロセッサ、データ処理装置、コード供 給手段、コード転送手段、データ入力手段、を具備して おり、コード供給手段はデータ処理装置にソースコード

ジェクトコードをコード転送手段がアレイ型プロセッサ にデータ入力し、とのアレイ型プロセッサにデータ入力 手段が処理データを入力する。とのため、とのデータ処 理システムでは、アレイ型プロセッサがリアルタイムに 入力されるソースコードと処理データとに対応して演算 処理を実行する。

【0027】本発明の第二のデータ処理システムは、本発明のアレイ型プロセッサ、コード記憶手段、コード転送手段、データ入力手段、を具備しており、コード記憶手段は、複数種類のオブジェクトコードが事前にデータ 10 登録されている。このデータ登録されている複数種類のオブジェクトコードの一つをコード転送手段がアレイ型プロセッサに選択的にデータ入力し、このアレイ型プロセッサにデータ入力手段が処理データを入力する。このため、このデータ処理システムでは、アレイ型プロセッサが事前に用意された複数種類のソースコードの一つに対応して処理データに演算処理を実行する。

【0028】なお、本発明で云う各種手段は、その機能を実現するように形成されていれば良く、例えば、所定の機能を発揮する専用のハードウェアを許容する。また、本発明で云う各種手段は、個々に独立した存在である必要もなく、ある手段が他の手段の一部であるようなことも許容する。

【0029】また、本発明で云う情報記憶媒体とは、データ処理装置に各種処理を実行させるためのコンピュータブログラムが事前に格納されたハードウェアであれば良く、例えば、データ処理装置を一部とする装置に固定されているROM(Read OnlyMemory)やHDD(Hard Disc Drive)、データ処理装置を一部とする装置に交換自在に装填されるCD(Compact Disc)-ROMやFD(Flopp 30 y Disc)、等を許容する。

【0030】また、本発明で云うデータ処理装置とは、コンピュータプログラムをデータ読取して対応する処理動作を実行できるハードウェアであれば良く、例えば、 $CPU(Central\ Processing\ Unit)を主体として、これ に<math>ROM$ や $RAM(Random\ Access\ Memory)や<math>I/F$ (Interface)ユニット等の各種デバイスが接続されたハードウェアなどを許容する。

【0031】なお、本発明でコンピュータブログラムに対応した各種動作をデータ処理装置に実行させることは、各種デバイスをデータ処理装置に動作制御させることなども許容する。例えば、データ処理装置に各種データをデータ保存させることは、データ処理装置が一部として具備しているRAM等の情報記憶媒体に各種データを格納すること、データ処理装置に交換自在に装填されているFD等の情報記憶媒体に各種データを格納すること、等を許容する。

[0032]

【発明の実施の形態】本発明の実施の一形態を図面を参 スタファイル114やnbALU116へのデータ入力 照して以下に説明する。本形態のアレイ型プロセッサ1 50 の接続関係とを制御し、出力制御回路123は、mbレ

00は、図1(a)に示すように、状態管理部101、データ分配部102、データ処理部103、を具備しており、とのデータ処理部103には、複数のプロセッサエレメント104、複数のスイッチエレメント105、多数のmbバス106、多数のnbバス107、等がマトリクス状に配列されている。

【0033】また、同図(b)および図2に示すように、プロセッサエレメント104は、インストラクションメモリ111、インストラクションデコーダ112、mbレジスタファイル113、nbレジスタファイル114、mb演算器であるmbALU115、nb演算器であるnbALU116、内部配線資源117、等を各々具備しており、スイッチエレメント105は、パスコネクタ121、入力制御回路122、出力制御回路123、等を各々具備している。

【0034】状態管理部101は、外部供給される一連のオブジェクトコードを保持してプロセッサエレメント104ごとのインストラクションポインタを発生し、そのインストラクションポインタを対応するプロセッサエ20 レメント104ごとに供給する。

【0035】 このプロセッサエレメント104のインストラクションメモリ111は複数の命令コードが事前に格納されており、状態管理部101から供給されるインストラクションポインタで複数の命令コードから一つが指定される。インストラクションデコーダ112は、インストラクションポインタで指定された命令コードをデコードし、スイッチエレメント105、内部配線資源117、m/nbALU115,116、等の動作を制御する。

【0036】mbバス106は"8(bit)"からなるmbデータを伝送し、nbバス107は"1(bit)"からなるnbデータを伝送するので、スイッチエレメント105は、インストラクションデコーダ112の動作制御に対応してm/nbバス106、107による複数のプロセッサエレメント104の接続関係を制御する。

【0037】より詳細には、スイッチエレメント105のパスコネクタ121は、mbパス106とnbパス107とが四方から連通しており、このように連通している複数のmbパス106の相互の接続関係と連通する複数のnbパス107の相互の接続関係とを制御する。

【0038】なお、ここでは説明を簡略化するために各部が平面状に配列されている構造を例示しているが、実際には、上述のm/nbバス106、107とスイッチエレメント105とプロセッサエレメント104とを積層構造で重複させて形成するようなことも可能である。【0039】入力制御回路122は、mbバス106からmbレジスタファイル113やmbALU115へのデータ入力の接続関係と、nbバス107からnbレジスタファイル114やnbALU116へのデータ入力の接続関係とを制御し、出力制御回路123は、mbレ

10

ジスタファイル113やmbALU115からmbバス 106へのデータ出力の接続関係と、nbレジスタファ イル114やnbALU116からnbバス107への データ出力の接続関係とを制御する。

【0040】データ分配部102は、外部入力される一 連の処理データをmbデータとnbデータとに分配し、 このm/n bデータをスイッチエレメント105により 接続関係が制御されたm/n bバス106, 107から 複数のプロセッサエレメント104の特定の一部に適宜 入力する。

【0041】 このプロセッサエレメント104の内部配 線資源117は、インストラクションデコーダ112の 動作制御に対応して、例えば、図2(a)(b)に示すよう に、プロセッサエレメント104の内部でのmbレジス タファイル113 およびm b A L U 115 の接続関係と nbレジスタファイル114およびnbALU116の 接続関係とを制御する。

【0042】mbレジスタファイル113は、内部配線 資源117に制御される接続関係に対応して、mbバス bALU115などに出力する。nbレジスタファイル 114は、内部配線資源117に制御される接続関係に 対応して、nbバス107などから入力されるnbデー タを一時保持してnbALU116などに出力する。 m bALU115は、インストラクションデコーダ112 の動作制御に対応した演算処理をmbデータで実行し、 nbALU116は、インストラクションデコーダ11 2の動作制御に対応した演算処理をnbデータで実行す

【0043】さらに、上述のような構成のアレイ型プロ 30 内容からオブジェクトコードをデータ生成する。 セッサ100を一部とした本形態のデータ処理システム 200は、図3に示すように、アレイ型プロセッサ10 0、データ処理装置300、コード供給手段201、コ ード転送手段202、データ入力手段203、等を具備 している。

【0044】また、本形態のデータ処理装置300は、 図4に示すように、コンピュータの主体となるハードウ ェアとしてCPU301を具備しており、このCPU3 01には、バスライン302により、ROM303、R AM304、HDD305、FD306が交換自在に装 40 填されるFDD (FD Drive) 307、CD-ROM308 が交換自在に装填されるCDドライブ309、キーボー ド310、マウス311、ディスプレイ312、I/F ユニット313、等のハードウェアが接続されている。 【0045】本形態のデータ処理装置300では、RO M303、RAM304、HDD305、交換自在なF D306、交換自在なCD-ROM308、等のハード ウェアが情報記憶媒体に相当し、これらの少なくとも一 個にCPU301のためのコンピュータプログラムや各 種データがソフトウェアとして格納されている。

【0046】例えば、CPU301に各種の処理動作を 実行させるコンピュータプログラムは、FD306やC D-ROM308に事前に格納されている。このような ソフトウェアはHDD305に事前にインストールされ ており、データ処理装置300の起動時にRAM304 に複写されてCPU301にデータ読取される。

【0047】 このようにСРU301が適正なコンピュ ータプログラムをデータ読取して各種の処理動作を実行 することにより、本形態のデータ処理装置300は、図 3に示すように、コード入力手段211、処理識別手段 212、コード生成手段213、コード出力手段21 4、等の各種手段を各種機能として論理的に具備してい る。

【0048】データ処理システム200のコード供給手 段201は、例えば、ソースコードが格納されたFD3 06からなり、アレイ型プロセッサ100の処理動作が 記述されたソースコードをデータ処理装置300のコー ド入力手段211に供給する。

【0049】このデータ処理装置300のコード入力手 106などから入力されるmbデータを一時保持してm 20 段211は、RAM304に格納されているコンピュー タブログラムに対応してCPU301がFDD307を 動作制御する機能などに相当し、コード供給手段201 からソースコードがデータ入力される。

> 【0050】処理識別手段212とコード生成手段21 3とは、上述のコンピュータプログラムに対応してCP U301が所定のデータ処理を実行する機能などに相当 し、処理識別手段212は、データ入力されたソースコ ードを解析してmbデータ用とnbデータ用とに記述内 容を識別し、コード生成手段213は、識別された記述

> 【0051】コード出力手段214は、CPU301が コンピュータプログラムに対応してI/Fユニット31 3のデータ出力を制御する機能などに相当し、データ生 成されたオブジェクトコードをデータ処理システム20 0のコード転送手段202にデータ出力する。

> 【0052】とのコード転送手段202は、データ処理 装置300のI/Fユニット313とアレイ型プロセッ サ100の状態管理部101とを接続した接続コネクタ (図示せず)などに相当し、データ処理装置300がデー タ出力するオブジェクトコードをアレイ型ブロセッサ1 00にデータ入力する。データ入力手段203は、例え ば、所定のデータ発生回路(図示せず)からなり、一連の 処理データを発生してアレイ型プロセッサ100のデー タ分配部102に入力する。

【0053】上述したデータ処理装置300の各種手段 は、必要によりFDD307や1/Fユニット312等 のハードウェアを利用して実現されるが、その主体はR AM304等の情報記憶媒体に格納されたソフトウェア に対応して、データ処理装置300のハードウェアであ 50 るCPU301が機能することにより実現されている。

【0054】とのようなソフトウェアは、例えば、アレイ型プロセッサ100の処理動作が記述されたソースコードをFDD307などでデータ入力する処理、とのデータ入力されたソースコードを解析してmbデータ用とい記述内容を識別する処理、との識別された記述内容からオブジェクトコードをデータ生成する処理、とのデータ生成されたオブジェクトコードを1/Fユニット313などからデータ出力する処理、等の処理動作をCPU301等に実行させるためのコンピュータブログラムとしてRAM304等の情報記憶媒体に格的なれている。

【0055】上述のような構成において、本形態のデータ処理システム200では、コード供給手段201が発生するソースコードをデータ処理装置300がオブジェクトコードに変換してアレイ型プロセッサ100に入力し、このアレイ型プロセッサ100にデータ入力手段203が一連の処理データを入力するので、アレイ型プロセッサ100は入力されたオブジェクトコードに対応して入力された処理データを演算処理する。

【0056】 このとき、本形態のデータ処理装置300は、アレイ型プロセッサ100の処理動作が記述されたソースコードがデータ入力されると、このデータ入力されたソースコードを解析して "8 (bit)" からなるmb データ用と "1 (bit)" からなるnb データ用と "1 (cit)" からなるnb データ用とに記述内容を識別する。この識別された記述内容からオブシェクトコードをデータ生成し、このデータ生成されたオブジェクトコードをアレイ型プロセッサ100にデータ出力する。

【0057】 このようにデータ処理装置300からオブジェクトコードが外部入力される本形態のアレイ型プロ 30セッサ100では、状態管理部101が外部入力されるオブジェクトコードを保持してプロセッサエレメント104ごとのインストラクションポインタを発生し、このインストラクションポインタでプロセッサエレメント104ごとにインストラクションメモリ111に格納されている複数の命令コードから一つが指定される。

【0058】 この指定された命令コードがインストラクションデコーダ112でデコードされ、スイッチエレメント105による複数のプロセッサエレメント104の接続関係、内部配線資源117によるプロセッサエレメ 40ント104の内部での接続関係、m/nbALU115、116の演算処理、等が制御されるので、これで本形態のアレイ型プロセッサ100は、オブジェクトコードに対応した演算処理を実行するハードウェアの状態となる

【0059】とのような状態で、データ入力手段203から外部入力される一連の処理データがデータ分配部102でmbデータとnbデータとに分配され、上述のように接続関係と演算処理とが制御された複数のプロセッサエレメント104でとにmbALU115とnbAL

U116とで演算処理される。

【0060】本形態のアレイ型プロセッサ100は、上述のようにオブジェクトコードに対応してプロセッサエレメント104ごとに"8(bit)"からなるmbデータと"1(bit)"からなるmbデータとの演算処理を並列に実行できるので、外部入力される一連の処理データのビット数が変化しても、これをビット数の多少により的確に配分して良好な効率で並列処理することができる。【0061】また、本形態のアレイ型プロセッサ100は、プロセッサエレメント104ごとに形成されているm/пbデータを一時保持して出力するので、プロセッサエレメント104ごとにm/пbALU116で演算処理されるm/пbデータを各々専用のm/пbレジスタファイル114により無駄なく一時保持することができる。

12

【0063】また、本形態のデータ処理装置300は、前述のように一般的な手法でアレイ型プロセッサ100の処理動作が記述されたソースコードから、mbデータ用とnbデータ用とに記述内容が識別されたアレイ型プロセッサ100のオブジェクトコードをデータ生成することができる。

【0064】そして、本形態のデータ処理システム200は、アレイ型プロセッサ100に処理データを入力するとき、ソースコードをデータ処理装置300に供給してオブジェクトコードをアレイ型プロセッサ100にデータ入力することができるので、アレイ型プロセッサ100の処理動作を各種にリアルタイムに切り換えることができる。

【0065】なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態ではデータ処理装置300がアレイ型プロセッサ100に接続されていて処理動作がリアルタイムに切換自在なデータ処理システム200を例示した。

【0066】しかし、オブジェクトコードが格納された RAMやROMなどをアレイ型プロセッサ100に接続 し、一つの処理動作を固定的に実行させることも可能で ある。また、このRAMやROMなどのコード記憶手段 に複数種類のオブジェクトコードを事前に格納してお き、その一つを選択的にアレイ型プロセッサ100に転 送することにより処理動作をリアルタイムに切換自在と することも可能である。

うに接続関係と演算処理とが制御された複数のプロセッ 【0067】さらに、上記形態ではRAM304等に格 サエレメント104ごとにmbALU115とnbAL 50 納されているコンピュータプログラムに対応してCPU

301が動作することにより、データ処理装置300の 各種機能として各種手段が論理的に実現されることを例 示した。しかし、このような各種手段の各々を固有のハ ードウェアとして形成することも可能であり、一部をソ フトウェアとしてRAM304等に格納するとともに一 部をハードウェアとして形成することも可能である。

【0068】また、上記形態ではアレイ型プロセッサ1 00が処理データを"8(bit)"からなるmbデータと " 1 (bit)" からなる n b データとに配分して演算処理 を実行することを例示したが、このように処理データを 10 配分する個数は任意に選択することができ、配分するビ ット数も任意に選択することができる。

【0069】さらに、上記形態ではアレイ型プロセッサ 100が演算処理を実行する素子としてプロセッサエレ メント104どとにm/nbレジスタファイル113, 114とm/nbALU115, 116とを具備してい ることを例示したが、図5に示すように、さらにプロセ ッサエレメント130 CとにDMU131などを追加す ることも可能である。

するが、mbデータとnbデータとのデータ操作を実行 するので、上述のプロセッサエレメント130を具備し たアレイ型プロセッサ(図示せず)では、オブジェクトブ ログラムに対応して演算処理するmbデータとnbデー タとの相互変換などを実行することができる。

【0071】しかも、DMUl31とm/nbALUl 15, 116とが別個に存在するので、例えば、mbデ ータとnbデータとを組み合わせるデータ操作をDMU 131で実行する場合でも、m/nbALU115, 1 行することができる。

【0072】ここで、上述のようなプロセッサエレメン ト130の内部構造を図6を参照して以下に具体的に説 明する。まず、DMU131は、mbデータが外部入力 されるmbの入力ポート164とnbデータが外部入力 されるnbの入力ポート165とを並列に具備してお り、これらの入力ポート164、165には、マスク回 路168やシフト回路166からなる処理回路が接続さ れている.

【0073】 この処理回路はmbデータを外部出力する 40 mbの出力ポート171に接続されており、このmbの パラレルな出力ポート171から並列にnbデータを外 部出力するnbの出力ポート172が分岐されている。

【0074】上述のような構造のDMU131では、前 述のようにインストラクションデコーダ112の動作制 御に対応したデータ操作により、mb データからnbデ ータを生成すること、nbデータからmbデータを生成 すること、mbデータから相違するmbデータを生成す ること、nbデータから相違するnbデータを生成する とと、を実行できる。

【0075】例えば、mbデータからnbデータを生成 する場合、mbデータの不要な7ビットをマスク回路1 68のマスク処理で消去し、これで残存した1ビットを シフト回路166のシフト処理でnbデータのビット位

置である第一桁目に移動させる。

14

【0076】なお、上述のようにmbデータから抽出し たい1ビットが最初からnbデータのビット位置に存在 する場合は、マスク回路168のマスク処理のみでmb データからnbデータを生成することができ、mbデー タから排除したい7ビットが最初から"0"の場合は、 シフト回路166のシフト処理のみでmbデータからn bデータを生成することができる。

【0077】さらに、当然ながら上述のようなマスク回 路168のマスク処理とシフト回路166のシフト処理 とを組み合わせることにより、nbデータからmbデー タを生成すること、mbデータから相違するmbデータ を生成すること、nbデータから相違するnbデータを 生成すること、も実行できる。

【0078】 このとき、m/nbALU115, 116 【0070】このDMU131は、詳細な具体例は後述 20 はDMU131とは別個にm/n bデータでの演算処理 を実行できるので、プロセッサエレメント130は、D MU131によるm/nbデータのデータ操作とm/n **bALU115**, 116によるm/n bデータでの演算 処理とを個別に実行させることができ、これらを組み合 わせるとともできる。

【0079】なお、mbALU115は、mbデータが 外部入力される二個のmbのパラレルな入力ポート17 3と、nbデータが外部入力される一個のnbの入力ポ ート174とを並列に具備しており、mbのパラレルな 16によるm/n b データの演算処理を同時に並列に実 30 入力ポート173には、論理回路175、セレクタ回路 176、ADD回路177、コンパレータ回路178、 等が並列に接続されており、nbの入力ポート174に は、論理回路175以外の回路176~178が並列に 接続されている。

> 【0080】各回路175~177は一個のmbのパラ レルな出力ポート179に接続されており、各回路17 7, 178は一個のnbの出力ポート180に接続され ているので、このmbALU115は、mbデータの演 算処理だけでなくnbデータの演算処理も部分的に実行 することができる。

> 【0081】なお、上記説明ではDMU131のシフト 回路166などがmbデータのみを処理対象とする場合 を例示したが、例えば、シフト回路166などがmbデ ータとn b データとの両方を処理対象とすることも可能 であり、必要により n b データのみを処理対象とすると とも可能である。

【0082】さらに、上記説明ではDMU131がマス ク回路168やシフト回路166からなることを例示し たが、図7に例示するプロセッサエレメント130aの 50 ように、DMU131aをマスク回路168のみとして もm/n bデータの相互変換を実行することは可能である。ただし、この場合はDMU131aでシフト処理は実行できないので、同図に示すように、mbALU115aがシフト回路166を具備していることが好適である

【0083】また、上記形態ではプロセッサエレメント130の内部配線資源117によりm/n bバス106,107にm/n bレジスタ113,114が接続されており、これらm/n bレジスタ113,114にDMU131のm/n bの入力ポート164,165が接続されている構造を想定したが、図8に示すように、上述のような接続構造と並列に内部配線資源117によりm/n bバス106,107とDMU131のm/n bの入力ポート164,165とを直結することも可能である。

【0084】ただし、このような構造ではDMU131のm/nbの入力ポート164,165をパラレルな二個ずつとする必要があるので、図9に例示するプロセッサエレメント130bのように、DMU131bのマスク回路168およびシフト回路166の各々を並列な二20個として一個のORゲート169に接続することが好適である。

【0085】 この場合、DMU131bのマスク回路168およびシフト回路166で二つのmbデータと二つのnbデータとをデータ操作することができ、これらをORゲート169で一つのmbデータと一つのnbデータとの少なくとも一方として外部出力することが可能で***

【0086】また、図10に例示するプロセッサエレメ 出力するm/nbデータをm/nbパルト130cのように、DMU131cの各々二個のパ 30 に直接に転送することも可能である。 「0093】また、前述したプロセッな二個のセレクタ回路181で各々一個のマスク回路1 0では、DMU131にm/nbAL 68およびシフト回路166に接続することも可能であ が並列に接続されていることを例示しる。 すように、プロセッサエレメント15

【0087】なお、図9に例示したDMU131bでは、回路規模は増大するがm/nbデータのマスク処理およびシフト処理を並列に実行することができ、図10に例示したDMU131cでは、m/nbデータにマスク処理とシフト処理との一方しか一度に実行できないが回路規模を削減することができる。つまり、上述したD40MU131b,131cの構造は相互に一長一短を有するので、実施する場合には各種条件を考慮して最適な一方を選択することが好適である。

【0088】さらに、上記形態ではブロセッサエレメント104 どとにmbレジスタファイル113とnbレジスタファイル113とnbレジスタファイル114とが形成されていることを例示したが、図11 に示すように、ブロセッサエレメント140 どとにレジスタファイル141を一個とすることも可能である。

【0089】このレジスタファイル141は、多数ピヮ 50 各部が出力するm/n bデータをm/n bパス106.

16

トであるmbデータを一時保持するように形成されているので、当然ながら少数ビットであるnbデータも一時保持することができる。つまり、入力されるmbデータを一時保持してmbデータやnbデータを一時保持してmbデータやnbデータとして出力することができる。

130の内部配線資源117によりm/n bバス10 【0090】このため、上述のプロセッサエレメント16,107にm/n bレジスタ113,114が接続さ 40を具備したアレイ型プロセッサ(図示せず)では、レれており、これらm/n b レジスタ113,114にD ジスタファイル141でm b データと n b データとを相 MU131のm/n b の入力ポート164,165が接 10 互変換することができ、回路規模を削減して全体の小型 続されている構造を想定したが、図8に示すように、上 化や生産性の向上を実現することもできる。

【0091】ただし、レジスタファイル141のmb領域でnbデータを一時保持すると無駄が発生することになるので、m/nbデータごとに専用のm/nbレジスタファイル113、114を形成した場合と、m/nbデータで兼用のレジスタファイル141を形成した場合とでは、相互に一長一短があることになる。従って、実際に製品を実施する場合には、各種の条件を考慮して最適な一方を選択することが好適である。

【0092】なお、上述のようなプロセッサエレメント140で配線資源117による接続関係を制御することにより、図12に示すように、m/nbバス106,107からプロセッサエレメント140に入力されるm/nbデータを、レジスタファイル141やDMU131だけでなくm/nbALU115,116やm/nbバス106,107に直接に転送することも可能であり、m/nbALU115,116が出力するm/nbデータだけでなくレジスタファイル141やDMU131が出力するm/nbデータをm/nbバス106,107に直接に転送することも可能である。

【0093】また、前述したプロセッサエレメント130では、DMU131にm/nbALU115,116が並列に接続されていることを例示したが、図13に示すように、プロセッサエレメント150のDMU151の一部としてnbALU152を形成することも可能である。

【0094】 この場合、一個のDMU151でm/nb データの相互変換とnbデータの演算処理とを実行することも可能であり、回路規模を削減して全体の小型化や生産性の向上を実現することもできる。ただし、この場合も専用のnbALU116を具備した場合に比較して相互に一長一短があるので、やはり実際に製品を実施する場合には、各種の条件を考慮して最適な一方を選択することが好適である。

【0095】なお、上述のようなプロセッサエレメント 150で配線資源117による接続関係を制御すること により、図14に示すように、m/nbバス106, 1 07からプロセッサエレメント150に入力されるm/ nbデータを各部に直接に転送することも可能であり、 冬部が出力するm/nbデータをm/nbバス106

107に直接に転送することも可能であり、図15に示 すように、各部が出力するm/n bデータを各部にフィ ードバックさせることも可能である。

17

【0096】ととで、上述のようなプロセッサエレメン ト150の内部構造を図16を参照して以下に具体的に 説明する。まず、レジスタファイル141は、前述のよ うにmb構造に形成されており、m/nbデータが外部 入力される一個のmbのパラレルな入力ポート161 と、mbデータを外部出力するmbのパラレルな出力ポ ート162とを具備している。ただし、このmbのパラ 10 レルな出力ポート162からnbの出力ポート163が 分岐されているので、レジスタファイル141はm/n bデータを並列出力することができる。

【0097】また、DMU151は、m/n bデータが 外部入力される三個のmbのパラレルな入力ポート16 4を具備しているが、とれらの入力ポート164の各々 にもnbの入力ポート165が分岐されており、この三 個のnbの入力ポート165がnbALU152に接続 されている。

【0098】三個のmbのパラレルな入力ポート164 20 には、シフト回路166、数値保持回路167およびア ンドゲート170からなるマスク回路168、オアゲー ト169、等からなる処理回路が接続されており、この 処理回路が一個のmbのパラレルな出力ポート171に 接続されている。

【0099】また、このmbのパラレルな出力ポート1 71とは並列にnbの出力ボート172も形成されてお り、この出力ポート172にnbALU152とオアゲ ート169とが形成されている。このため、DMU15 1は、マスク回路168やオアゲート169などによる 30 処理を組み合わせることもできる。 mbデータとnbデータとのデータ操作と、nbALU 152によるnbデータの演算処理とを、排他的に実行 することができる。

【0100】また、数値保持回路167は数値データを 一時記保持するので、数値データをマスク回路168や ORゲート169などに提供することができる。 さら に、マスク回路168は、mbデータをマスク処理する ので、例えば、mbデータの所定桁のみ有効とするよう なことができ、数値保持回路167に一時保持された数 値データをマスク処理に利用することができる。

【0101】CCで、DMU151の演算処理の一具体 例として、"8 (bit)"の第一m b データDmlの第四ピ ットに第二mbデータDm2の第三ピットを入力して第三 mbデータDm3を生成する場合の動作を以下に順番に説 明する。まず、第一mbデータDmが第一のプロセッサ エレメント150に外部入力され、これと並列に、第二 mbデータDm2が第二のプロセッサエレメント150に 外部入力される。

【0102】第一mbデータDmlが外部入力される第一 のプロセッサエレメント150のDMU151では、命 50

令コードにデータ設定されているマスク回路168のマ スク値により、第四ピットのみ "O"のmbの "111011 11"なる数値データが数値保持回路167に一時保持さ れ、このマスク値と Dml[7:0]とがマスク回路168の 論理積でマスク処理されるので、これで第一mbデータ の第四ピットのみ無効とした第一テンポラリデータTm1 (= Dm1[7:5],0,Dm1[3:0])が生成される。

18

【0103】一方、第二mbデータDm2が外部入力され る第二のプロセッサエレメント150では、同様に数値 保持回路167に一時保持された第三ピットのみ"1" のmbの"00001000"なる数値データとDm2[7:0]とが マスク回路168でマスク処理されるので、これで第二 mbデータの第三ビットのみ有効とした第二テンポラリ データTm2(=0000, Dm2[3],000)が生成される。

【0104】上述のように第一のプロセッサエレメント 150で生成される第一テンポラリデータTm1と第二の プロセッサエレメント150で生成される第二テンポラ リデータTm2とは、第三のプロセッサエレメント150 のDMU151にリアルタイムに伝送される。

【0105】このDMU151では、Tm2がシフト回路 166で1ピットだけ上桁にシフト処理されて有効な第 三ピットが第四ピットに変換され、これで生成された第 三テンポラリデータTm3とTm1とがオアゲート169で オア処理されるので、これで第三mbデータDm3(=Dm 1[7:5], Dm2[3], Dm1[3:0])が生成される。

【0106】上述のようにDMU151は、各種回路1 66~169によるシフト処理とマスク処理とオア処理 とを組み合わせることにより、mbデータでの各種の演 算処理を実行することができ、そこに n b データの演算

【0107】 このとき、mbALU115はDMU15 1とは別個にmbデータでの演算処理を実行できるの で、プロセッサエレメント150は、DMU151によ るm/nbデータでの演算処理とmbALU115によ る血bデータでの演算処理とを個別に実行させることが でき、これらを組み合わせることもできる。

【0108】また、上述の具体例では、一つの演算処理 を三個のプロセッサエレメント150のDMU151が 1サイクルで実行することを例示したが、例えば、この ような演算処理を一個のプロセッサエレメント150の DMU151が3サイクルで実行することも可能であ る。

【0109】さらに、上述の具体例では説明を容易とす るため、三段階の処理動作を三個のプロセッサエレメン ト150に分担させることを例示したが、前述の第三の プロセッサエレメント150の処理動作を第一第二のプ ロセッサエレメント150に実行させることも可能であ る.

[0110]

【発明の効果】本発明のアレイ型プロセッサでは、プロ

セッサエレメントでとに演算処理のビット数が相互に相 違する複数種類の演算器が形成されていることにより、 プロセッサエレメントでとにビット数が相違する複数の 演算処理を並列に実行することができるので、例えば、 外部入力される一連の処理データが多数ビットと少数ビットとに配分して並列処理するようなことができ、処理 データのビット数が各種に変化しても良好な効率で演算 処理を実行することができる。

19

【0111】また、本発明のアレイ型プロセッサの他の 形態としては、複数のプロセッサエレメントと並列に形成された一個のデータ分配部が外部入力される一連の処理データをmbデータとnb データとに分配し、 プロセッサエレメント ごとに mb 演算器と nb 演算器とが mb データと nb データとで演算処理を実行することにより、外部入力される一連の処理データを多数の mb ビットと少数の nb ビットとに配分して並列処理することができる。

【0112】また、バスコネクタが連通する複数のmb バスの相互の接続関係と連通する複数のnbバスの相互 の接続関係とを制御し、入力制御回路が少なくともmb 20 バスからmb演算器へのデータ入力の接続関係とを制御 し、出力制御回路が少なくともmb演算器からmbバスへのデータ出力の接続関係とnb演算器からnbバスへのデータ出力の接続関係とを制御することにより、m/nb演算器によるm/nbデータでの演算処理とともに、m/nbバスからm/nb演算器へのm/nbデータの入力と、m/nb減算器からm/nbバスへのm/nbデータの出力も、オブジェクトプログラムに対応して制御することができる。 30

【0113】また、プロセッサエレメントでとに形成されているmbレジスタファイルが入力されるmbデータを一時保持して出力し、nbレジスタファイルが入力されるnbデータを一時保持して出力することにより、プロセッサエレメントでとにm/nb演算器で演算処理されるm/nbデータを各々専用のm/nbレジスタファイルにより無駄なく一時保持することができる。

【0114】また、プロセッサエレメントでとに形成されている一個のレジスタファイルが、入力されるmbデータを一時保持してmbデータとnbデータとの少なく 40とも一方として出力するとともに、入力されるnbデータを一時保持してmbデータとnbデータとの少なくとも一方として出力することにより、一個のレジスタファイルでmbデータとnbデータとの両方を一時保持することができ、レジスタファイルでmbデータとnbデータとを相互変換することもできる。

【0115】また、プロセッサエレメントごとに形成されている内部配線資源がmb演算器とnb演算器とレジスタファイルとの接続関係を制御することにより、mb 演算器とnb演算器とレジスタファイルとの接続関係を 50

プロセッサエレメントごとにオブジェクトプログラムに 対応して制御することができる。

【0116】また、プロセッサエレメントごとに形成されているDMUが少なくともmbデータとnbデータとのデータ操作をマスク回路で実行することにより、プロセッサエレメントごとにオブジェクトプログラムに対応してmbデータとnbデータとの相互変換などを実行することができる。

> 【0118】また、DMUのシフト回路が少なくともm bデータをシフト処理し、また、数値保持回路が少なく ともmbデータの演算処理に利用される数値データを一 時記保持し、また、マスク回路が少なくともmbデータ をマスク処理し、また、オアゲートが少なくともmbデ ータをオア処理することにより、DMUにより少なくと もmbデータでの各種の演算処理をmb演算器とは別個 に実行することができる。

> 【0119】また、"nb"が"l(bit)"からなることにより、nb演算器により最少ビットでの演算処理を実行することができるので、処理データのビット数が各種に変化しても確実に演算処理を実行することができる。

【0120】本発明の第一のデータ処理システムでは、コード供給手段がソースコードをデータ処理装置に供給し、このデータ処理装置がデータ出力するオブジェクトコードをコード転送手段がアレイ型プロセッサにデータ30入力し、このアレイ型プロセッサにデータ入力手段が処理データを入力することにより、リアルタイムに入力されるソースコードに対応してアレイ型プロセッサに処理データを演算処理させることができる。

【0121】本発明の第二のデータ処理システムでは、コード記憶手段は、複数種類のオブジェクトコードが事前にデータ登録されており、このデータ登録されている複数種類のオブジェクトコードの一つをコード転送手段がアレイ型ブロセッサに選択的にデータ入力し、このアレイ型ブロセッサにデータ入力手段が処理データを入力することにより、事前に用意された複数種類のソースコードの一つに対応してアレイ型ブロセッサに処理データを演算処理させることができる。

【図面の簡単な説明】

【図1】(a)は本発明の実施の一形態のアレイ型ブロゼッサの全体構造を示す模式的なブロック図、(b)はブロセッサエレメントの内部構造を示す模式的なブロック図である。

【図2】ブロセッサエレメントの内部の接続関係の一例 を示す模式的なブロック図である。


【図3】本発明の実施の一形態のデータ処理システムの

22


21


論理構造を示す模式図である。	*	101	状態管理部
【図4】データ処理装置の物理構造を示すブロック図で		102	データ分配部
ある。		104,	130, 140, 150 プロセッサエレメ
【図5】第一の変形例のプロセッサエレメントの内部構		ント	
造を示す模式的なブロック図である。		105	スイッチエレメント
【図6】第一の変形例のプロセッサエレメントのDMU		106	m b バス
等の内部構造を示すブロック図である。		107	n bバス
【図7】DMU等の内部構造の第一の変形例を示すブロ		111	インストラクションメモリ
ック図である。		112	インストラクションデコーダ
【図8】プロセッサエレメントの内部の接続関係の―例	10	113	m b レジスタファイル
を示す模式的なブロック図である。		114	n b レジスタファイル
【図9】DMU等の内部構造の第二の変形例を示すブロ		115	mb演算器であるmbALU
ック図である。		116,	152 nb演算器であるnbALU
【図10】DMU等の内部構造の第三の変形例を示すブ		117	内部配線資源
ロック図である。		121	バスコネクタ
【図11】第二の変形例のブロセッサエレメントの内部		122	入力制御回路
構造を示す模式的なブロック図である。		123	出力制御回路
【図12】プロセッサエレメントの内部の接続関係の一		131.	150 DMU
例を示す模式的なブロック図である。		141	レジスタファイル
【図13】第三の変形例のプロセッサエレメントの内部	20	168	マスク回路
構造を示す模式的なブロック図である。		200	データ処理システム
【図14】プロセッサエレメントの内部の接続関係の第		201	コード供給手段
一例を示す模式的なブロック図である。		202	コード転送手段
【図15】プロセッサエレメントの内部の接続関係の第		203	データ入力手段
二例を示す模式的なブロック図である。		211	コード入力手段
【図16】第三の変形例のプロセッサエレメントのDM		212	処理識別手段
U等の内部構造を示すブロック図である。		213	コード生成手段
【符号の説明】		214	コード出力手段
100 アレイ型プロセッサ	*	300	データ処理装置
			,


【図4】





【図5】














[図9]




[図10]




[図13]




【図14】



【図15】



【図16】



フロントページの続き

(72)発明者 本村 真人 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 58013 0000 0002 0005 58033 AA14 0001 0009 58045 GG12